clock cycle بالعربية

The GDDR5 interface transfers two 32-bit wide data words per write clock (WCK) cycle to/from the I/O pins.

واجهة نقل GDDR5 2 32 بت واسعة البيانات كلمة في دورة الكتابة (WCK) على مدار الساعة إلى / من المسامير I / O.

It has a machine cycle of up to 2M cycles per second, but most versions seem to be overclockable to up to 2.8M cycles per second (28 MHz clock).

انها دورة آلة تصل إلى 2M دورة في الثانية الواحدة، ولكن معظم الإصدارات يبدو أن يمكن عمل له تعدي الميقت إلى ما يصل إلى 2.8m دورة في الثانية الواحدة (28 ميجاهيرتز على مدار الساعة).

Although more complex arrangements are used, the most common clock signal is in the form of a square wave with a 50% duty cycle, usually with a fixed, constant frequency.

أكثر إشارات الساعة شيوعاً هي التي تستخدم نموذج موجة مربعة الشكل خلال 50% من النبظة الواحدة في العادة مع التصحيح التردد الثابت.